Historique de la page
26 mars 2022
12 mars 2022
8 décembre 2020
→Les architectures à accumulateur
m−48
→Les architectures à accumulateur
m−475
→L'adressage des opérandes
m−340
aucun résumé de modification
m−331
→Les instructions des machines à pile
m−2
→Les instructions des machines à pile
m+4
→Les instructions des machines à pile
m+46
→Les architectures à accumulateur
m−7
→Les architectures mémoire-mémoire
m+1
→Les architectures à registres
m−7
→Les architectures à pile et à file
m+12
→Les architectures à registres
m+4
→Les architectures mémoire-mémoire
m−7
→Les instructions des machines à pile
m+12
→Les jeux d'instruction RISC vs CISC
m+22
→Les jeux d'instruction RISC vs CISC
m−192
7 décembre 2020
11 novembre 2020
→Les jeux d'instructions spécialisés
m−1
→RISC vs CISC
m−1
→RISC
m+38
→CISC
m−23
→Adressage des opérandes
m+59
30 mai 2020
10 mai 2020
8 janvier 2020
→Les architectures à capabilités
m+74
→Les architectures dédiées
m+2 541
→Jeux d'instructions spécialisés
m+50
→Architectures dédiées
m+38
→Architectures dédiées
m+2 630
21 août 2019
3 mai 2018
2 mai 2018
→Les modes d'adressage des machines à pile/file
m+2
→Les instructions des machines à pile
m+494
→Les instructions des machines à pile
m+167
→Les instructions des machines à pile/file
m+1 339
→Les instructions des machines à pile/file
m−14
→Les architectures LOAD-STORE
m+5
→Architecture mémoire-mémoire
m−38
→Adressage des opérandes
m+1
→Avantages et désavantages
m−117
→Architectures à accès aléatoire
m+703
→Adressage des opérandes
m+337
→Adressage des opérandes
m+460