Différences entre les versions de « Fonctionnement d'un ordinateur/Les architectures neuromorphiques »

Aller à la navigation Aller à la recherche
m
 
En soi, les circuits MAD ne sont pas compliqués, mais la difficulté tient à lire/écrire un grand nombre d'opérandes depuis la mémoire. La hiérarchie mémoire de ces accélérateurs est donc assez compliquée. On peut classer les accélérateurs en deux types : les architectures temporelles et spatiales. Les '''architectures temporelles''' lisent toutes les opérandes depuis une mémoire globale, avec éventuellement des caches ou des ''local store'' pour limiter la casse. Elles sont composées d'un grand nombre d'unités de calcul, de circuits de contrôle et d'une mémoire RAM de grande capacité. Les '''architectures spatiales''' sont composées d'un grand nombre de cœurs connectés entre eux et à la mémoire RAM. Chaque cœur a sa propre mémoire, ses propres circuits de contrôle et quelques unités de calcul.
 
Nous ne parlerons pas de ces accélérateurs dans ce chapitre. La raison est que ces architectures sont des architectures dites parallèles, qui effectuent un grand nombre d'opérations en même temps. Et nous verrons ces architectures à la fin du cours, dans les tous derniers chapitres. Nous n'avons pas, pour le moment, de quoi expliquer comment fonctionnent les accélérateurs d'IA.
 
==L'implémentation matérielle d'un réseau de neurones==
37 673

modifications

Menu de navigation